Détail de la conception de puces de type LEGO d’Intel pour les processeurs Meteor Lake, Arrow Lake et Lunar Lake “3D Foveros” de nouvelle génération

Hier, nous avons rapporté quelques détails clés sur les processeurs de nouvelle génération d’Intel qui présentent un design très LEGO-Esque grâce à la technologie d’emballage 3D Foveros. Les nouveaux processeurs qui utiliseront la technologie à bon escient incluent Meteor Lake, Arrow Lake et Lunar Lake. Aujourd’hui, à Hot Chips 34, Intel nous donne un aperçu plus détaillé de ce qui se passe dans le développement des processeurs Meteor Lake et au-delà.

Intel 3D Foveros Packaging Tech apporte une conception de type LEGO aux processeurs Meteor Lake, Arrow Lake et Lunar Lake de nouvelle génération

Le catalyseur clé des processeurs de nouvelle génération d’Intel est Foveros, une technologie avancée de conditionnement de puces inter-puces. Foveros sera disponible en trois saveurs, en commençant par la conception standard qui sera utilisée pour la production à haut rendement et à haut volume, en passant à Foveros Omni qui mélange et associe les carreaux dans le complexe de matrice de base, offrant jusqu’à 4 fois la densité de bosse d’interconnexion vs EMIB et enfin, Foveros Direct qui offre une densité d’interconnexion 16x par rapport aux Foveros d’origine tout en offrant une latence plus faible, une bande passante plus élevée et des besoins réduits en alimentation/puce. Voici les spécifications de base du trio de solutions Foveros :

  • Foveros : 50-25um (hauteur de choc), >400-1600/mm2 (densité de choc), 0,156 pJ/bit (puissance)
  • Foveros Omni : 25um (hauteur de choc), 1600/mm2 (densité de choc), <0,15 pJ/bit (puissance)
  • Foveros Direct : <10 Microns (Bump Pitch), >10 000/mm2 (densité de bosse), <0,05 pJ/bit (puissance)

Au-delà des processeurs Alder Lake et Raptor Lake, qui sont les premières conceptions à présenter une disposition de cœur hybride, Intel prévoit d’utiliser son emballage 3D Foveros pour inaugurer sa propre ère multi-chiplet. Chipzilla a prévu de lancer trois produits qui tireront parti de cette technologie. Les processeurs de nouvelle génération comprennent les familles Meteor Lake de 14e génération, Arrow Lake de 15e génération et Lunar Lake de 16e génération. Certains des principaux points forts de ces processeurs seraient :

  • Plate-forme client 3D Intel nouvelle génération
  • Architecture client 3D désagrégée avec CPU, GPU, SOC et IO Tiles
  • Tuiles de base pour Meteor Lake et Arrow Lake pour interconnecter les tuiles avec Foveros
  • Écosystème “Chiplet” ouvert grâce à Universal Chiplet Interconnect Express (UCIe)
intel-meteor-lake-arrow-lake-lunar-lake_-hot-chips-34_15

En commençant par Intel Meteor Lake, la société a présenté une toute nouvelle disposition de puce qui nous donne un meilleur aperçu des différentes tuiles ou chiplets (comme vous aimez les appeler) avec différentes adresses IP. La disposition à quatre tuiles comprend la tuile CPU, la tuile graphique, la tuile SOC et la tuile IOE.

Intel a divulgué les nœuds spécifiques sur lesquels ces tuiles seraient basées. La tuile CPU principale utilisera le nœud de processus EUV “Intel 4” ou 7 nm tandis que la tuile SOC et les tuiles IOE seront fabriquées sur le nœud de processus 6 nm de TSMC (N6). Intel appelle Meteor Lake la première étape dans l’écosystème des puces dans le segment client. Selon des sources de l’industrie, ce n’est pas le cas et le tGPU pour les processeurs Meteor Lake a toujours été une conception TSMC 5 nm (N5).

Donc, en commençant par la dissection de chaque tuile, tout d’abord, nous avons la tuile de calcul qui est entièrement évolutive sur différents nombres de cœurs, générations de cœurs, nœuds et cache. Intel peut mélanger et assortir non seulement différentes architectures de base au sein de ses processeurs de package Foveros 3D tels que Meteor Lake, mais ils peuvent également évoluer vers un nœud différent.

Il en va de même pour la tuile graphique qui peut également être mise à l’échelle en termes de nombre de cœurs, de nœuds et de cache. Ces diagrammes sont uniquement à des fins d’illustration, mais ils montrent une mise à l’échelle du bloc tGPU de 4 cœurs Xe (64 UE) à 12 cœurs Xe (192 UE). Cependant, sur la base du die shot dans la même image, nous pouvons voir 8 cœurs Xe (128 EU).

intel-meteor-lake-arrow-lake-lunar-lake_-hot-chips-34_18
intel-meteor-lake-arrow-lake-lunar-lake_-hot-chips-34_19

La tuile SOC peut également être agrandie ou réduite en fonction du SKU. Les principaux blocs ici sont l’IP basse consommation (faisant référence au VPU), SRAM, IO et une conception de tension évolutive. Il en va de même pour le dernier Tile, l’I/O Extender ou IOE en abrégé. La tuile est entièrement évolutive en termes de nombre de voies, de bande passante, de protocoles et de vitesse.

Avec les tuiles à l’écart, il est temps de tout assembler et pour cela, Intel a montré une ventilation de la façon dont les matrices du processeur sont organisées ensemble. La couche supérieure a une métallisation à l’arrière et c’est également là que se trouve la matrice passive Foveros. Juste en dessous se trouvent les bonnes tuiles connues dont nous venons de parler ci-dessus. Ces tuiles sont connectées à la tuile de base à l’aide d’une interconnexion de pas de 36 um (die-to-die). La dalle de base est dotée d’une grande capacité et de couches métalliques pour la fourniture d’E/S/d’alimentation et le routage D2D.

Intel fournit également un gros plan de la couche métallique de la dalle de base qui comprend des condensateurs 3D et une alimentation électrique die-to-die ainsi qu’un routage d’E/S de package. Chaque couche métallique est modulaire avec du silicium actif pour la logique et la mémoire. Le haut et le bas ont des bosses de paquet pour s’interconnecter avec les couches supérieure et inférieure.

La configuration présentée ici est également une puce spécifique au mobile avec une disposition 6 + 8 (6 P-Cores + 8 E-Cores). Vous pouvez également noter qu’il existe deux liens D2D (Die-To-Die) entre la vignette CPU/IOE et la vignette graphique menant à la vignette SOC. Cela fait partie de l’emballage Foveros 3D et l’équipe bleue déclare qu’il y a un interposeur passif au-dessus des puces principales qui est basé sur un processus 22 nm (FFL) d’Intel lui-même. Cet interposeur ne sert actuellement à rien, mais la société prévoit d’y utiliser des puces actives à l’avenir avec des technologies de conditionnement plus avancées. Les processeurs Intel Meteor Lake n’utilisent pas la technologie EMIB.

La technologie FDI (Foveros Die Interconnect) offre :

  • Une interface CMOS basse tension
  • Bande passante élevée, faible latence
  • Signalisation synchrone et asynchrone
  • Frais généraux de zone basse
  • Fonctionnement à 2 GHz, 0,15-0,3 pJ/bit

Les interconnexions entre le CPU et le SOC ont une largeur de bande principale d’environ 2K (2x IDI), les tuiles Graphics et SOC ont également une largeur de bande principale d’interconnexion d’environ 2K (2x iCXL) tandis que les tuiles SOC et IOE ont une largeur de bande principale d’environ 1K (IOSF, 4 ports d’affichage).

Un autre domaine clé dans lequel les processeurs Intel Meteor Lake se sont beaucoup améliorés est la capacité de puissance turbo maximale. Depuis sa création et avec l’aide de co-optimisations, les puces Meteor Lake peuvent atteindre des capacités de puissance turbo supérieures à celles des processeurs Alder Lake de la génération précédente tout en utilisant le tout nouveau nœud de processus “Intel 4”. La capacité totale a également touché 500 pour la tuile de base de Meteor Lake.

Intel nous donne une comparaison à l’ancienne entre un processeur Haswell et Meteor Lake en ce qui concerne leurs capacités d’E / S.

Un autre aspect qui a été abordé par Intel est la tarification. Avec les coûts des prix des plaquettes de nouvelle génération qui augmentent avec chaque nouveau nœud, le coût de développement d’une puce monolithique va également augmenter.

Si vous deviez prendre Meteor Lake tel quel et le concevoir de manière monolithique sur un nœud de processus de premier plan, je dirais qu’il est en fait extrêmement compétitif, sinon moins cher.

par Intel

Intel montre qu’une conception désagrégée comme Meteor Lake avec une architecture en mosaïque peut offrir des performances plus élevées, des augmentations de performances des transistors plus élevées et un meilleur rythme de rafraîchissement IP sur divers nœuds de processus, le tout avec une efficacité énergétique plus élevée par rapport à une solution monolithique.

Intel a révélé que ses processeurs Meteor Lake évolueront de <10W à plus de 100W SKU, offrant des performances de processeur d'une conception monolithique dans un package désagrégé. En outre, Intel a précisé que les processeurs Meteor Lake de 14e génération et Arrow Lake de 15e génération se dirigent effectivement vers les plates-formes de bureau et mobiles.

Les processeurs Intel Meteor Lake visent la fenêtre de sortie 2023 tandis que Arrow Lake commencera à être expédié en 2024 comme prévu initialement. Vous trouverez ici des détails sur la plate-forme socket LGA 1851 de nouvelle génération pour les processeurs Meteor Lake et Arrow Lake.

Disposition de la puce du processeur Intel Meteor Lake-P (6 + 8):

En ce qui concerne les processeurs Lunar Lake de 16e génération, la famille serait initialement destinée au segment des processeurs mobiles basse consommation de 15 W, mais ces plans originaux peuvent toujours changer car le produit est encore à quelques années du lancement.

De plus, ce ne sera pas la première fois qu’Intel s’en tiendra à une version mobile uniquement ou partielle pour une famille de processeurs. Nous les avons déjà vus le faire avec Broadwell et plus récemment avec les familles de processeurs Ice Lake et Tiger Lake.

Gamme de processeurs Intel Mobility :

Famille de processeurs Lac Flèche Lac des météores Lac des rapaces Lac Alder
Nœud de processus (tuile CPU) Intel 20A ‘5nm EUV” Intel 4 ‘7nm EUV’ Intel 7 ’10nm ESF’ Intel 7 ’10nm ESF’
Architecture du processeur Hybride (quatre cœurs) Hybride (triple cœur) Hybride (Dual-Core) Hybride (Dual-Core)
Architecture P-Core Crique du Lion Crique de séquoia Crique des rapaces Crique d’Or
Architecture E-Core Skymont Crestmont Grâcemont Grâcemont
Configuration supérieure À déterminer 6+8 (série H) 6+8 (série H) 6+8 (série H)
Nombre maximal de cœurs/threads À déterminer 14/20 14/20 14/20
Programmation prévue Série H/P/U Série H/P/U Série H/P/U Série H/P/U
Architecture GPU Xe2 Battlemage ‘Xe-LPG’
ou
Xe3 Céleste “Xe-LPG”
Xe-LPG ‘Xe-MTL’ Iris Xe (Gen 12) Iris Xe (Gen 12)
Unités d’exécution GPU 192 UE (1024 cœurs) ? 128 UE (1024 cœurs)
192 UE (1536 cœurs)
96 UE (768 cœurs) 96 UE (768 cœurs)
Prise en charge de la mémoire À déterminer DDR5-5600
LPDDR5-7400
LPDDR5X – 7400+
DDR5-5200
LPDDR5-5200
LPDDR5-6400
DDR5-4800
LPDDR5-5200
LPDDR5X-4267
Capacité de mémoire (Max) À déterminer 96 Go 64 Go 64 Go
Ports Thunderbolt 4 À déterminer 4 4 4
Capacité Wi-Fi À déterminer Wi-Fi 6E Wi-Fi 6E Wi-Fi 6E
PDT À déterminer 15-45W 15-45W 15-45W
Lancement 2H 2024 ? 2H 2023 1H 2023 1H 2022



#Détail #conception #puces #type #LEGO #dIntel #pour #les #processeurs #Meteor #Lake #Arrow #Lake #Lunar #Lake #Foveros #nouvelle #génération

Leave a Comment

Your email address will not be published.